众所周知，电路由器件构成，但是器件的EMC性能往往被忽略掉。所以在设计产品电路时，考虑器件的EMC性能还是比较重要的。例如一个抗干扰能力较强的CPU芯片，由于本身就能抵抗一些来自于外界的干抗，当该器件应用在电路中时，电路就可以省去一些外围额外的保护和滤波器件。同样一个EMI水平较低的集成电路，当该器件应用到电路中时，也可以省去一些外围额外的抑制和滤波器件，同时也可以省去不少设计PCB板的精力。
       电路设计工程师在选择数字器件时，通常只关注器件的功能和工作速率，以及基于厂家提供的器件内部的门延时等数据，而不太关注输入/输出信号真正的边沿速率。工作速率与EMI  存在反比关系。随着器件工作速率的加快，EMI问题也越来越突出，也就是说，低速器件的EMI情况会好于高速器件。在PCB上，电路设计工程师总是关注注入元件布局、走线、总线结构及去耦电容等重点内容，而某一数字器件采用什么封装缺往往被设计者忽视或不予考虑；设计者经常只出于功能和价格来考虑器件，而不去控制封装参数的要求。那为什么要关心器件的封装呢？虽然速度在高速设计中被认为是唯一重要的参数，但实际上，器件封装在增加或减小RF电流时起主要作用，器件封装内独立引线会引发一些EMC问题，最大的一点是引线的电感，它会允许一些异常操作状态存在，包括地弹及信号噪声驱动下的IC的引脚都可能成为一个大的辐射问题。
       从EMI考虑，选择器件时考虑以下建议将有助于减小由使用逻辑器件（尤其是数字逻辑器件）产生的RF能量。
       1、选择器件时，应选择哪些逻辑状态转换时所需输入电流更小的。这里的电流指的是在容性负载最大的情况下，器件所有引脚同时切换时的最大涌入电流，而非平均值或静态值。
       2、在满足功能时，应尽可能选择较慢的逻辑器件。尽管低速器件现在变得越来越难以找到，但对于一些普通逻辑功能的要求来说，不要选用NS级的器件。
       3、选择那些电源引脚和地引脚位于封装中心且相邻的器件
       4、使用带金属屏蔽壳的器件，使用尽可能多的低阻抗过孔连接将金属壳接地
       5、对那些陶瓷封装且顶部带金属嵌片的器件，应提供一接地散热架。概念上，好像这应合并在一件产品中，但实现起来可能会很困难。若没有其他可能的方法，就只能这样做。
       从MES（电磁抗扰度）(静电放电模拟器测试MES性能)考虑，选择器件时考虑以下建议将有助于提高产品的抗扰度水平：
       1、优先选择抗ESD能力较高的器件
       2、选择那些电源引脚和地引脚位于封装中心且相邻的器件
       3、对于数/模混合器件，优先选择数字部分和模拟部分隔离较好的器件。
       软件本身不属于EMC范畴，但它可以作为一种容错技术在EMC中应用。它的作用主要集中体现在产品的抗扰度技术中，如通过软件陷阱抵御因干扰造成的CPU程序“跑飞”；通过数字滤波消除信号中的噪声以提高系统精度；通过合理的软件时序机制，避开干扰效果的呈现等
       本文由泰思特整理发布，更多EMC测试知识尽在>>>>>>>>>http://www.3ctest.cn；转载请说明，谢谢！